大家好~
咱们中文的 Fedora Release Notes 到100%了啦~
在 Tiansworld 翻剩的 Printing 项里,捡了几个漏,然后100%了,很开心~
我英语翻译水平低,有错的大家给狠狠指正吧 >__<
晚安 : )
在 13-12-9,Alick<alick(a)fedoraproject.org> 写道:
On 12/08/2013 09:18 PM, tiansworld wrote:
>
> 另外电路里面:
> Added generate as scope type to VCD/FST/FSDB.
> 这句是不是指 “将 generate 做为(范围/规模/)scope 类型填加至 VCD/FST
> /FSD“ 的意思,这个实在是不了解。
>
这个我也实在不知道它是什么意思……等等,经过一些搜索,发现 generate 是
Verilog-2001 中新增的一种语法结构,可以用来在编译之前展开阶段生成最终代
码 [1][2](可能有点像 C 中的宏,或 C++ 中的模板)。gtkwave 最近加入了对
它的支持 [3]。
这里的 scope 指的是变量的作用域。Wikipedia 上说 VCD 文件的 scope type 有
module, task, function, fork 等。大概意思是说很这些语法结构会限制变量的
作用域。
PS:书里面称 generate block,我的理解 block 指的是语句块,可译为块,但不
能是“模块”,因为它和 Verilog 里 module (模块) 的概念不同。
[1]
http://ecee.colorado.edu/~ecen2350/AlteraSoftware/verilog_2001_ref_guide.pdf
[2]
http://books.google.com.hk/books?id=fCSIpgsqkhkC&pg=PA152&lpg=PA1...
[3]
http://sourceforge.net/p/gtkwave/code/757/
--
Alick
Fedora release 19 (Schrödinger’s Cat) user
https://fedoraproject.org/wiki/User:Alick
--
trans-zh_cn mailing list
trans-zh_cn(a)lists.fedoraproject.org
https://admin.fedoraproject.org/mailman/listinfo/trans-zh_cn